Все новости от 15 июня 2004 г.

IBM announces ASIC timing flow, Cisco chips

9 июня корпорация IBM объявила на конференции по автоматическому проектированию о разработке системы разработки заказных БИС, которая учитывает задержки распространения сигнала для проектных норм 130, 90 и 65 нанометров. Её применение позволяет максимизировать производительность, уменьшить потребление и сократить сроки разработки интегральной схемы в 3 раза.

При помощи этой системы корпорация IBM совместно с фирмой Cisco Systems спроектировали и изготовили десять интегральных схем, которые уже применяются в маршрутизаторе Cisco CRS-1.

Наиболее сложная из разработанных схем – процессор пакетов, работающих со скоростью 40 Гбит/сек. Кристалл содержит 38 млн. вентилей (более 185 млн. транзисторов) и состоит из 188 32 – разрядных RISC процессоров, суммарной производительностью 47 млрд. команд в секунду.

Этот кристалл и девять других были разработаны Cisco и изготовлены IBM на 300 мм фабрике в Ист Фишкилл и на 200 мм фабрике в Бурлингтоне.

А. Л.