Все новости от 25 апреля 2000 г. Процессоры Sun MAJC поступили в производство
Микропроцессор Sun MAJC (Microprocessor Architecture for Java Computing), предназначенный для ускорения обработки мультимедийной информации, стал ближе к пользователям еще на один шаг. Его разработка закончилась, и теперь IBM Microelectronics приступит к производству опытных партий. После испытаний образцы микропроцессора будут переданы более широкой, чем предполагалось ранее, аудитории.
MAJC, анонсированный в августе, это абсолютно новый микропроцессор, использующий технологию параллельной обработки данных для повышения производительности приложений с интенсивными вычислениями, включая графику, видео и распознавание речи. MAJC, первоначально предназначавшийся для использования исключительно в качестве графического процессора, в первую очередь будет устанавливаться на рабочие станции Sun. Однако планы главного архитектора MAJC Марка Трембли (Marc Tremblay) и его группы идут гораздо дальше. Они рассчитывают сделать MAJC механизмом ускорения работы в вебе.
«С 3D-телевидения мы опустились до плоских веб-страниц, — говорит Трембли. — Веб очень скучен». MAJC, по его словам, способен сделать веб более увлекательным, высвободив мощность веб-серверов для решения задач, связанных с электронной коммерцией, и взяв на себя обработку 3D-графики. Кроме того, Sun сотрудничает с крупнейшими производителями сетевого оборудования, пытаясь пристроить свой процессор и к сетевым инфраструктурам. Возможно также, что MAJC будет применяться и в базовых станциях сотовых сетей, а также в копировальных и факс-аппаратах.
Первый микропроцессор MAJC, называемый MAJC 5200, будет состоять из двух процессоров с тактовой частотой 500 МГц. Но в будущем, как утверждает Sun, число микропроцессоров MAJC в одном корпусе может достигать 1024. IBM начнет производить MAJC по технологии 0,22 мкм с медными проводникам и впоследствии перейдет на технологию 0,18 мкм с повышением тактовой частоты до 700 МГц. Со временем IBM намерена применить еще более высокопроизводительную технологию «кремний на изоляторе». Но и без этого, по словам Трембли, два 500-МГц ядра работают быстрее, чем один гигагерцевый микропроцессор Intel.
Та же архитектура, что у Crusoe и Itanium
MAJC использует архитектуру VLIW (very long instruction word), которая позволяет выполнять в параллель несколько инструкций и широко распространена в процессорах обработки сигналов, выпускаемых компаниями Texas Instruments и Motorola. Физически микропроцессоры на базе этой архитектуры проще, чем кристаллы RISC (такие, как PowerPC) или CISC (Intel x86). У них более низкие требования к питанию, и они позволяют достигать более высоких скоростей. Эту же архитектуру выбрали компания Transmeta для своего процессора Crusoe и Intel для процессора Itanium.
Однако программистам придется осваивать Java. Для преобразования инструкций в свой внутренний набор команд VLIW процессор будет использовать технологию динамической компиляции HotSpot, хотя в отдельных случаях заказчики смогут заранее откомпилировать свои операционные системы или приложения. Программируя на Java, разработчики смогут в полной мере использовать и многопоточность MAJC. Приложения, написанные на С или С++, благодаря так называемому методу Space-Time Computing будут динамически ускоряться примерно в 1,6 раз.
Поставки MAJC должны начаться в этом году, а системы на его основе появятся, вероятно, в следующем.
Где купить: продукты IBM
|
|
| Denis B. 26 Apr 2000 9:25 PM |
Интересно, может я и подзабыл что-то, но мне всегда казалось, что нет ничего проще типичной RISC-архитектуры. Набор команд прост, возможные пути следования данных тоже просты. А как раз Power PC и не являлся типичным RISC- процессором, а был ближе к VLIW. Может кто поправит меня или наоборот выскажется "за"? |
|
| Andrew D. Dobrov - dobrov.mcst.ru 27 Apr 2000 2:44 PM |
Отвечаю на вопрос Denis B. Традиционно архитектурами VLIW считаются такие, в которых разные устройства ЦП, обеспечивающие параллелизм исполнения, загружаются в командном потоке ЯВНО. Более удачное название этих архитектур - EPIC (Explicit Parallel Instruction Computing). Здесь аппаратная команда ЯВНО состоит из слотов (слогов), каждый из которых управляет конкретным устройством. Такое "плотно-параллельное" компактирование (в общем-то, последовательной) программы пользователя выполняет компилятор. Последний, таким образом, становится неот"емлемой частью архитектуры (без него программа не станет параллельной). RISC-архитектура, внешне являясь очень простой, с довольно ясным набором команд, является ПОСЛЕДОВАТЕЛЬНОЙ. Загрузка нескольких устройств ЦП осуществляется В МОМЕНТ ИСПОЛНЕНИЯ. Аппаратный дешифратор кодов операций в конвейере, на основе анализа исполнительных адресов потока команд, НА ХОДУ определяет команды, которые могут исполняться на разных устройствах. То есть аппаратура сама динамически загружает свои ресурсы. Очевидно, что EPIC в реализации проще, особенно по сравнению с теми RISC машинами, где есть OUT-OF-ORDER исполнение, то есть аппаратура МЕНЯЕТ ПОСЛЕДОВАТЕЛЬНОСТЬ исполнения инструкций. Но, с другой стороны, эти архитектуры в некотором смысле являются "заложниками" параллелизующего компилятора. Собственно, по этой причине "большие" фирмы только-только начинают делать такие кристаллы.
|
|
|